参数化约束对昆山PCB设计的好处

　　

　　这些约束条件主要是由于参数相关性以及设计要求越来越复杂而产生的，由于脉冲产生更快而使建立及保持时间更短，另外互连延时作为高速电路设计总延时的重要部分对低速设计也同样非常重要等等。由于在互连延时及高密度封装上的要求，电路板正在不断变小，从而出现了高密度电路设计，同时还必须遵循小型化设计规则。上升时间减小再加上这些小型化设计规则，使串扰噪声问题变得越来越突出。

　　

　　一、固定约束存在的限制

　　

　　对付这些问题的传统做法是凭经验、缺省值、数表或计算方法将电气和工艺要求转化为固定的约束参数。和阻抗有关的因素包括电路板材料的电介质特性、铜箔高度、各层到地/电源层间的距离及线宽，由于每一线路层到地或电源层的距离各不相同，对每一层都用同一个经验数据显然是错误的。此外在开发过程中采用的生产工艺或电路板特性可能随时会改变，所以问题还会更加复杂。 找出问题后通过对线路板修补或重新进行板子设计来解决，成本大，占用时间多。

　　

　　二、参数化约束

　　

　　这种方法先进的地方在于能够详细说明完全反映各种内部电气特性的机械指标，只要将其加入到PCB设计中，设计软件就可利用这些信息对自动布局布线工具进行控制。后续生产工艺改变时只需简单地更新工艺特性参数，即可自动改变相关约束条件。设计人员然后可以运行DRC确定新工艺是否还违反了其它设计规则。

　　

　　约束条件可以用数学表达式的形式输入，包含常数、各种运算符、向量以及其它设计约束，为设计人员提供一个参数化规则驱动系统。约束条件甚至能以查表的形式输入，将它们存放在PCB或原理图的设计文件中。PCB布线、铜箔区位置及布局工具都要遵照这些条件生成的约束规则，DRC则验证整个设计是否都符合这些约束，包括线宽、间隔及空间方面的要求等。

　　

　　三、 参数化约束的分级管理

　　

　　参数化约束的一个主要的好处在于它能分级进行处理。例如全局线宽规则可作为一个设计约束用于整个设计中，当然会有个别区域或节点不能照搬这个原则，这时就可绕过高一级约束而采用分级设计中的低级约束。以ACCEL Technologies的约束条件编辑器Parametric Constraint Solver为例，共有7级约束：

　　

　　1.设计约束，用于所有无其它约束的对象。

　　

　　2.层级约束，用于某一层上的对象。

　　

　　3.节点类型约束，用于某个类型包含的所有节点。

　　

　　4.节点约束，用于某一个节点。

　　

　　5.类间约束，表示两类节点之间的约束。

　　

　　6.空间约束，用于某个空间内的所有器件。

　　

　　7.器件约束，用于某一个器件。

　　

　　该软件按照从个别器件到整个设计规则的顺序遵循各个设计约束，并用图形的方式显示出这些规则在设计中的应用次序。

　　

　　四、设计复用和文档

　　

　　参数化约束不仅可以显着改进初始设计流程，而且对工程更改和设计复用更为有用，约束条件可作为设计、系统和文件资料的一部分，约束文档记录了设计过程中应遵循的电性能规则，可使他人有机会了解设计者意图，从而易于将这些规则应用到新的制造工艺中或根据电性能要求进行改变。以后的复用者也可以知道准确的设计规则，并通过输入新的工艺要求而进行更改，不必再去猜测诸如线宽是如何得到之类的问题。